信號(hào)完整性主要目的是在連結(jié)的線路中，維持信號(hào)完整的傳遞且不受其他因素干擾。而信號(hào)的檢測結(jié)果，可能會(huì)因以下各種變因，皆可能影響量測信號(hào)好壞。

1. 測試點(diǎn)位

2. 受測物焊接角度

3. 信號(hào)走線長短

4. 周遭組件干擾

5. 橋接信號(hào)板

6. 量測手法

隨著工程技術(shù)的演進(jìn)，新產(chǎn)品的開發(fā)結(jié)合各種外在的變因，信號(hào)完整度測試難度，比起過往單純設(shè)備與環(huán)境已大幅提升。透過百佳泰的專業(yè)人員以及精密儀器，可從關(guān)鍵性問題找出產(chǎn)品潛藏的風(fēng)險(xiǎn)，避免造成產(chǎn)品上市后的除錯(cuò)與耗損。

那么DDR總線的測試實(shí)際應(yīng)該需要多少帶寬的示波器（最小要求）？

因?yàn)镴edec規(guī)范沒有給出最快的上升/下降時(shí)間，下表是基于芯片的分析和實(shí)際的情況得出的結(jié)果：
當(dāng)正確選擇示波器后，我們測試DDR3總線需要關(guān)注4點(diǎn)：

1. 探測
如何正確的探測是測試DDR3的難點(diǎn)所在。

針對嵌入式系統(tǒng)，建議在PCB設(shè)計(jì)過程中，做可測性設(shè)計(jì)，即規(guī)劃好準(zhǔn)備測試那些信號(hào)，留出測試點(diǎn)（包括測試點(diǎn)附近的接地點(diǎn)），測試點(diǎn)要盡量靠近DRAM IC管腳處，因?yàn)镴edec規(guī)范的位置是BGA焊球的位置。

一種方法是使用BGA探頭適配器（前面文章有介紹），這是最可靠的方法，加工是其難點(diǎn)。

針對計(jì)算機(jī)系統(tǒng)，建議使用BGA探頭適配器加工幾條DIMM供測試使用，或使用ZIF探頭附件焊接幾條DIMM供測試使用（這種方法，現(xiàn)在用的比較多）。

2.讀寫信號(hào)分離
DDR總線需要測試時(shí)鐘、命令/地址、數(shù)據(jù)等，數(shù)據(jù)測試是難點(diǎn)，而關(guān)鍵參數(shù)是建立時(shí)間和保持時(shí)間，需要對讀寫信號(hào)進(jìn)行分離，分離后分別測試讀和寫信號(hào)的建立時(shí)間和保持時(shí)間。

現(xiàn)在大多讀寫分離的方法是使用示波器捕獲大量數(shù)據(jù)，根據(jù)建立時(shí)間和保持時(shí)間的關(guān)系，從波形中間找到那些段波形是讀，哪些段波形是寫，再分別測試出讀寫的建立時(shí)間和保持時(shí)間，以及其他參數(shù)。如果用手動(dòng)量測的話，這種方法需要花費(fèi)大量時(shí)間，仍然不能解決測試數(shù)據(jù)量不夠的問題。

使用InfiniiScan是一種較好的方法，它使用畫圖式的圖形觸發(fā)分離出讀和寫，再累積成眼圖，可以累積大量的數(shù)據(jù)，再測試建立時(shí)間、保持時(shí)間和其他參數(shù)，分離方法如下圖：

3. 自動(dòng)化一致性測試
因?yàn)镈DR3總線測試信號(hào)多，測試參數(shù)多，測試工作量非常大，如果不使用自動(dòng)化的方案，按Jedec規(guī)范完全測完要求的參數(shù)可能需要1到2周的時(shí)間。而自動(dòng)化測試軟件可以幫助解決測試工作量的問題，正確使用的話，可以把測試時(shí)間從1-2周縮小到1-2天。

建議使用自動(dòng)化測試軟件，這是提高效率的一種方法。

4. 調(diào)試
對于系統(tǒng)，出現(xiàn)時(shí)鐘問題時(shí)，很多時(shí)候與供電電源有關(guān)（約占80%以上），這時(shí)候可以使用抖動(dòng)分析軟件抖動(dòng)趨勢圖方法進(jìn)行問題根源跟蹤：因?yàn)槎秳?dòng)趨勢圖和其他通道信號(hào)可以顯示在示波器的屏幕上，當(dāng)發(fā)現(xiàn)抖動(dòng)趨勢圖和電源信號(hào)同步變化時(shí)，基本可以確定抖動(dòng)問題是來自這個(gè)電源。

Helen  尹海英

手機(jī)：    

郵箱：helen@

網(wǎng)址：www.

深圳市啟威測標(biāo)準(zhǔn)技術(shù)服務(wù)有限公司

光明實(shí)驗(yàn)室：深圳市光明區(qū)白花洞麗霖工業(yè)區(qū)3棟1樓

龍華實(shí)驗(yàn)室：深圳市龍華新區(qū)油松第十工業(yè)區(qū)東環(huán)二路二號(hào)