DDR測(cè)試,抖動(dòng)測(cè)試,時(shí)序測(cè)試,高速電路板測(cè)試


channel > DIMM > rank > chip > bank > row/column
channel （對(duì)應(yīng)多個(gè)DDR控制器）> DIMM（內(nèi)存插槽） > rank（一次訪問位寬決定，也成物理bank） > chip（1個(gè)chip大多是4bit/8bit/16bit等，組成一個(gè)rank，配合完成一次訪問的位寬要求。這就是顆粒） > bank（顆粒里的logic-bank，DDR3一般對(duì)應(yīng)8個(gè)bank存儲(chǔ)體） > row/column
DDR頁(yè)和行的概念理解
DDR logic bank的row就是行，對(duì)應(yīng)行地址選中等。
DDR頁(yè)的概念，是針對(duì)刷新或者訪問來說的，舉例，一個(gè)rank可能有4個(gè)chip組成，一個(gè)chip里可能有8個(gè)bank，每一個(gè)bank有N個(gè)行。頁(yè)指的是一個(gè)rank里每個(gè)chip，所有bank的一個(gè)行地址；注意不是一行，是多行，行數(shù)是chip數(shù)目*bank數(shù)目。
DDR頁(yè)，可以講為一個(gè)rank里每個(gè)chip的行地址
（ps：在一個(gè)rank里，每個(gè)chip的地址是相同的。因?yàn)槎鄠€(gè)chip組成一個(gè)總數(shù)據(jù)位寬。DDR接口的cs信號(hào)，叫chip select，其實(shí)是rank（一組chip）的 select）。
DDR頁(yè)的概念，后續(xù)會(huì)講到頁(yè)命中、頁(yè)miss等，跟cache page原理一樣。
SDRAM開始是時(shí)鐘下降沿采樣，數(shù)據(jù)傳輸速率和頻率是1:1關(guān)系，即一個(gè)周期可傳輸1bit數(shù)據(jù)；


------------------------------------